IMECの半導体ロードマップ展望：14オングストロームプロセス!?（3/3 ページ）

» 2017年05月24日 11時30分公開

#CmsMembersControl .CmsMembersControlIn {width:100%;background:url(https://image.itmedia.co.jp/images/spacer.gif) #DDD;opacity:0.05;filter:progid:DXImageTransform.Microsoft.Alpha(Enabled=1,Style=0,Opacity=5);z-index:1;}

続きを閲覧するには、ブラウザの JavaScript の設定を有効にする必要があります。

原文へのリンク

「SEMICON West 2016」、7nm世代以降のリソグラフィ技術（imec編）
imecは次世代のリソグラフィ技術を展望するフォーラムの講演で、半導体デバイスの微細化ロードマップを披露した。このロードマップでは、微細化の方向が3つに整理されている。シリコンデバイスの微細化、シリコン以外の材料の採用、CMOSではないデバイスの採用だ。imecは、CMOSロジックを微細化していく時の課題についても解説した。
「SEMICON West 2016」、7nm世代以降のリソグラフィ技術（Applied Materials編）
Applied Materialsの講演では、MOSFETの微細化ロードマップと、微細化の手法および課題が解説された。7nm世代のFinFETでは、フィンを狭く、高くするとともにコンタクト用の金属材料を変える必要が出てくる。FinFETの限界が見え始める5nm世代では、微細化の手法として主に2つの選択肢がある。
「SEMICON West 2016」、7nm世代以降のリソグラフィ技術（JSR Micro編）
大手レジストベンダーJSR Microの講演では、主に同社とimecの共同開発の内容が発表された。その1つが、JSR MicroのEUV（極端紫外線）レジストをimec所有のEUV露光装置で評価するというもので、化学増幅型のEUVレジストによってハーフピッチ13nmの平行直線パターンを解像できたという。さらに、5nm世代のEUVリソグラフィの目標仕様と現状も紹介された。
ISS 2017で語られた半導体技術の今後（前編）
米国で開催された「Industry Strategy Symposium（ISS）」（2017年1月8～11日）では、半導体技術の今後に関する議論が幾つか展開された。ナノワイヤトランジスタやGAA（Gate All Around）トランジスタといった次世代トランジスタ技術や、増加の一途をたどる設計コストなどについて、専門家たちが見解を披露している。
ASML、2018年にEUV装置を20台以上出荷予定
ASMLは、2018年にEUV（極端紫外線）リソグラフィ装置を20～24台出荷する計画だという。何度も延期を重ねながら開発を進め、ようやく出荷のメドが立ったようだ。