PCB市場は堅調に成長、スマホ向けに新技術も：iPhoneなどがけん引役（2/2 ページ）

» 2017年08月18日 13時30分公開

#CmsMembersControl .CmsMembersControlIn {width:100%;background:url(https://image.itmedia.co.jp/images/spacer.gif) #DDD;opacity:0.05;filter:progid:DXImageTransform.Microsoft.Alpha(Enabled=1,Style=0,Opacity=5);z-index:1;}

続きを閲覧するには、ブラウザの JavaScript の設定を有効にする必要があります。

Qualcomm、7nmチップ発注先をTSMCに切り替えか
韓国のET Newsによると、Qualcommは7nmのSnapdragon SoC（System on Chip）の発注先をTSMCに切り替える。この報道が正しければ、Samsungの2018年のファウンドリ事業は多大な痛手を被る。7nmのSnapdragon SoCは、2017年末か2018年早々に発表されることが予想される。
モバイル端末向けパッケージング技術「FOWLP」（前編）
ウエハーレベルのファンアウトパッケージング技術「FOWLP（Fan Out Wafer Level Packaging）」の製造工程は、開発企業によって大きく異なる。そこで、いくつかに大別される製造工程の違いを紹介する。
シリコンが次の手、村田製作所のキャパシター戦略
2016年10月に村田製作所が買収したフランスのIPDiAは、シリコンキャパシターを事業として手掛けるほぼ唯一のメーカーだ。積層セラミックコンデンサーに比べてかなり高価なシリコンキャパシターは、その用途は限られている。それにもかかわらず、なぜ村田製作所はIPDiAの買収に至ったのか。
デンソー、自動運転の判断を担う新プロセッサ開発へ
デンソーは2017年8月8日、自動運転システムに向けた新しいプロセッサを開発する子会社を設立すると発表した。CPUやGPUといったプロセッサとは異なる新しいプロセッサを開発し、半導体IPとして広くライセンス販売する計画。
高性能コンピューティング向けの2.nD（2.n次元）パッケージング技術
2012年ごろから、主に高性能コンピューティング（HPC）分野では「CoWoS（Chip on Wafer on Substrate）」の製品化が進んだ。その最大の特長であるシリコンインターポーザは優れた技術なのだが、コストが高いのが難点だった。そのため、CoWosの低コスト版ともいえる2.nD（2.n次元）のパッケージング技術の提案が相次いだ。
2017年3月期、半導体商社の業績まとめ
国内主要半導体／エレクトロニクス商社の2017年3月期業績をまとめた。対象23社のうち、増収企業は6社にとどまり、減収傾向が強い決算となった。