埋め込みフラッシュメモリでは考慮する必要がなく、埋め込みMRAM(フラッシュ代替用)では懸念される要素に、はんだ付けに対する耐熱性がある。あらかじめプログラムコードを書き込んでから半導体デバイスをプリント基板にはんだ付けすると、200℃を超える高温に半導体デバイスが1分〜3分の間、さらされることになる。
埋め込みフラッシュメモリは、蓄積電荷の活性化エネルギーが大きく、この程度の高温処理ではプログラムコードが失われる恐れはない。しかし埋め込みMRAM(フラッシュ代替用)では高温処理によって、MTJの自由層で磁気モーメントが反転する恐れが出てくる。このため、はんだ付けを想定した高温処理試験により、埋め込みMRAMでデータが不良とならないかどうかを確認しておく必要がある。
埋め込みMRAMでも、SRAM代替用MTJ「スタックA(Stack-A)」はあらかじめデータを書き込んで置くことを想定していない。したがってはんだ付けを想定した高温処理試験を実施すると、大量の不良が発生する。
一方、フラッシュメモリ代替用MTJ「スタックB(Stack-B)」を使った埋め込みMRAMでは、はんだ付けを想定した高温処理試験による不良率を低く抑えなければならない。スタックBでは、MTJのエネルギー障壁(Eb)を高くすることなどの工夫で、不良率を低く抑えた。2Mビットのメモリセルアレイで試験を実施した結果、誤り訂正(ECC)回路なしで10ppm〜1ppmとかなり低い不良率を達成した。設計目標である10ppmを満足できている。
はんだ付けを想定した高温処理試験とその結果。左上は、リフローはんだ付けを5回繰り返したときの不良率のグラフ。設計目標となる不良率は10ppmである。左下は、リフローはんだ付け試験の温度プロファイル。217℃を超える時間が60秒から150秒の間で存在し、最高温度は260℃に達する。出典:GLOBALFOUNDRIES(クリックで拡大)⇒「福田昭のストレージ通信」連載バックナンバー一覧
《次の記事を読む》
2xnm技術で試作した40Mビット埋め込みMRAM(前編)
埋め込みMRAMのメモリセルと製造プロセス
埋め込みMRAMの磁気トンネル接合(MTJ)に要求される条件
半導体メモリのチップとパッケージとシリコンダイ(前編)
ARMから見た7nm CMOS時代のCPU設計(8)〜消費電力の制約が決めるCPUの「個性」
半導体シェア、18年1〜3月もSamsungが首位堅持Copyright © ITmedia, Inc. All Rights Reserved.
記事ランキング