メディア
連載
» 2021年10月29日 11時30分 公開

「InFO」技術を低コストの高性能コンピューティング(HPC)に応用福田昭のデバイス通信(331) TSMCが開発してきた最先端パッケージング技術(4)(2/2 ページ)

[福田昭,EE Times Japan]
前のページへ 1|2       

ネットワークスイッチのモジュールに応用

 TSMCは高性能コンピューティング(HPC)向けに「CoWoS」を開発し、10年を超える量産実績を有する。CoWoSは高速・高周波信号に対応した優れたパッケージング技術だが、1つだけ大きな弱点がある。中間基板(インターポーザ)に巨大なシリコン基板を使うので、製造コストが高くつくことだ。

 モバイル向けのパッケージング技術として開発されたInFOには、パッケージ基板がない。このため製造コストが低い。そこでInFOをベースに、マルチチップ(あるいはチップレット)の搭載を前提にパッケージ基板を追加することでHPC対応を図ったのが、「InFO_oS」である。CoWoSの廉価版ともみなせる。

「InFO_oS」の開発例(初代品と思われる)。左上はパッケージを上から見たところ。2枚のシリコンダイ(チップレット)をまとめたネットワークスイッチ。左下は断面構造の観察像。右はネットワークスイッチ・モジュールの全体像[クリックで拡大] 出所:TSMC(2020年12月に開催された国際学会IEDMのショートコース「Advanced 3D System Integration Technologies」のスライドから)
「InFO_oS」の概要と構造図。複数のシリコンダイと基板の間を再配線層(RDL)で結ぶ。RDLの配線幅/間隔は最短で2/2μmと細い。RDLの層数は5層。基板とRDLの間は130μmピッチの銅(Cu)バンプで接続する[クリックで拡大] 出所:TSMC(Hot Chips 33の講演「TSMC packaging technologies for chiplets and 3D」のスライドから)

 InFO_oSの初代品は2018年に量産を開始した。RDL部分の面積は最大でレチクルの1.5倍(1287mm2前後)とかなり大きい。ネットワークスイッチのモジュールとみられる。第2世代品は10枚のチップレットを搭載したモジュールとなる。ロジックのミニダイが2枚、入出力(IO)のミニダイが8枚という構成である。RDL部分の面積はレチクルの2.5倍(51mm×42mm)と巨大化する。基板の大きさは110mm角。2021年の年内には、第2世代品の量産が始まるとみられる。

「InFO_oS」(ネットワークスイッチ向けモジュール)の開発ロードマップ。横軸はネットワークスイッチの性能。縦軸はモジュールの大きさと消費電力[クリックで拡大] 出所:TSMC(Hot Chips 33の講演「TSMC packaging technologies for chiplets and 3D」のスライドから)

次回に続く

⇒「福田昭のデバイス通信」連載バックナンバー一覧

前のページへ 1|2       

Copyright © ITmedia, Inc. All Rights Reserved.

RSSフィード

公式SNS

All material on this site Copyright © ITmedia, Inc. All Rights Reserved.
This site contains articles under license from AspenCore LLC.