Intelはどこで間違えた？ 〜2つのミスジャッジと不調の根本原因：湯之上隆のナノフォーカス（75）（5/5 ページ）

[湯之上隆（微細加工研究所），EE Times Japan]

既に破綻しつつある「4年で5 Node推進」

　ただし、Intelが4年で進めると発表した5 Nodeについては、多くの注釈が必要である。

　まず、intel 7は、基本的に以前10nmと言っていたものと同じプロセスである。また、Intelが初めて最先端のEUV（極端紫外線）露光装置を適用するintel 4は自社のプロセッサ用であり、intel 3はファウンドリー用である。つまり、プロセスとしては、intel 4はintel 3と同じである。また、intel 4とintel 3は、当初、TSMCの5nm相当と思っていたが、EUVのマスク枚数の点から言えば、7nm＋（最近は6nmと呼ぶ）相当に近い。

　そして、20Aは自社のプロセッサ用、18Aはファウンドリー用である。つまり、20Aと18Aは同じプロセスである。この20Aと18Aは、Gate All Around（GAA）を採用する。このネーミングとGAAを使うことから、これらはTSMCの2nm相当かと思っていたら、どうも3nmに近いプロセスのようである。

　結局、Intelが発表した「4年で5 Node」は、実質的に「4年で3 Node」ということになる。その上、intel 4は、2023年12月から量産開始ということになっているが、歩留りが上がらず、流れているウエハーも随分少ないらしい。

　さらに最近、関係筋から聞いた話では、intel 4とintel 3よりも、20Aと18A（の特に18A）を先に立ち上げようとしているという。その理由として、TSMCが2nmを立ち上げるよりも早く、（2nmっぽく見える）18Aを立ち上げて、そのカスタマーを獲得したいというもくろみのようである。

　上記から、Intelの微細化の計画は混乱を極めているように見える。そして、初めてEUVを使うintel 4とintel 3が十分量産できているとは言い難く、それを横に置いておいて、これまた初めてGAAを採用する18Aを先に立ち上げようとしているIntelの微細化計画は既に破綻しているように見える。

Intelの今後の行方

　結局、Intelの微細化の混乱は、2014年から10年以上も続いていることになる。そして、その根本原因が、2005〜2009年に2万人の社員をリストラしたことにあると考えられる。

　今後、Intelは、2022年から2024年にかけて、3万人以上をリストラしようとしている。このような、Intel史上最大規模のリストラを行う中で、EUVを15層以上使って、初めてGAAを採用しようとしている18Aが予定通り立ち上がるのだろうか？　また立ち上がったとして、顧客を獲得できるのだろうか？

　さらに、Intelは2023年12月に、TSMCやSamsung Electronicsに先んじて、NA（開口数）が0.55のHigh NAを導入した。Intelは、ことし2024年末までに、High NAを6台導入すると聞いている。だが同社は、NA＝0.33のEUVですら、満足に使いこなしているとは言い難い。そのような中で、High NAを6台も立ち上げられるとは到底考えられない。

　何度も言うが、Intelは2万人をリストラしたために、14nm以降の微細化の計画が大きく狂ってしまった。そして今Intelは、それを超える3万人規模のリストラを行いつつある。この大リストラのツケが、Intelの今後にどう影響するだろうか？　筆者は、Intelに明るい未来を描くことができない。読者諸賢は、どう思われますか？

⇒連載「湯之上隆のナノフォーカス」バックナンバー

筆者プロフィール

湯之上隆（ゆのがみ たかし）微細加工研究所 所長

1961年生まれ。静岡県出身。京都大学大学院（原子核工学専攻）を修了後、日立製作所入社。以降16年に渡り、中央研究所、半導体事業部、エルピーダメモリ（出向）、半導体先端テクノロジーズ（出向）にて半導体の微細加工技術開発に従事。2000年に京都大学より工学博士取得。現在、微細加工研究所の所長として、半導体・電機産業関係企業のコンサルタントおよびジャーナリストの仕事に従事。著書に『日本「半導体」敗戦』（光文社）、『「電機・半導体」大崩壊の教訓』（日本文芸社）、『日本型モノづくりの敗北　零戦・半導体・テレビ』（文春新書）。2023年4月には『半導体有事』（文春新書）を上梓。