ケイデンス、チップレット開発期間の短縮に向けエコシステム構築：開発リスクを軽減し市場投入を加速

ケイデンスは、フィジカルAIやデータセンター、高性能コンピューティング（HPC）などに向けたチップレットの開発期間を短縮するための「パートナーエコシステム」を発表した。Samsung FoundryやArmらと協業し、Cadence Physical AIチップレットプラットフォームをベースとした「事前検証済みチップレットソリューション」を提供していく。

[馬本隆綱，EE Times Japan]

パートナーIPをSamsung FoundryのSF5Aプロセス上で事前に統合

　ケイデンスは2026年1月、フィジカルAIやデータセンター、高性能コンピューティング（HPC）などに向けたチップレットの開発期間を短縮するための「パートナーエコシステム」を発表した。Samsung FoundryやArmらと協業し、Cadence Physical AIチップレットプラットフォームをベースとした「事前検証済みチップレットソリューション」を提供していく。

　ケイデンスが提供する「Chiplet Spec-to-Packaged Partsエコシステム」は、チップレット開発における設計の複雑さを軽減することによって、リスクを軽減し市場投入までの期間を短くすることを狙いとしている。IP（Intellectual Property）を提供する初期パートナーとしてはArmやArteris、eMemory、M31 Technology、Silicon Creations、Trilinear Technologiesが、半導体解析技術のパートナーとしてはproteanTecsが、それぞれ参加を表明している。

　またSamsung Foundryと協力し、パートナーが提供するIPをSF5Aプロセス上で事前に統合した「Cadence Physical AIチップレットプラットフォーム」をベースとする半導体試作のデモを構築する。

　パートナーであるArmとは、これまでの協業関係をさらに拡大し、フィジカルAIやインフラAI分野における技術革新を加速させていく。このため、Arm Zena Compute Subsystem（CSS）やその他の主なIPを活用し、Physical AIチップレットプラットフォームやChiplet Frameworkを強化していく。

チップレットの設計例［クリックで拡大］ 出所：ケイデンス

　ケイデンスが提供するチップレットソリューションを活用すれば、「Cadence Xcelium Logic Simulator」によるシミュレーションと、「Cadence Palladium Z3 Enterprise Emulation Platform」によるエミュレーションをシームレスに実行できる。また、リアルタイムフィードバックにより、配置配線プロセスを効率よく行うことが可能となる。

　しかも、生成されたチップレットアーキテクチャは、「Arm Chiplet System Architecture」や、今後策定される見通しの「OCP Foundational Chiplet System Architecture」といった標準に準拠している。このため、広範な相互運用性を確保できるという。さらに、ケイデンスが提供するUCIe IPによって、業界標準のダイ間接続を実現。PCIe 7.0やHBM4など先端インタフェースの統合も迅速に行うことができる。