BroadcomのCTO(最高技術責任者)が、「ムーアの法則はあと15年ほどで終えんを迎える。半導体プロセスの微細化は、5nm以降はほぼ進歩しない」という見解を示した。
BroadcomのCTO(最高技術責任者)であるHenry Samueli氏が、イーサネット技術の誕生40周年を記念するイベントにおいて、半導体業界の展望を語った。同氏は、半導体業界を「パーティーはまだ終わっていないが、そろそろタクシーを呼んだ方がいい時間に差し掛かったころ」と例えている。
Samueli氏は、イベント会場のステージ上のインタビューで、驚くほど率直に見解を語った。
同氏は、会場に集まったシリコンバレーの数十人の技術専門家たちに向けて、「ムーアの法則が終えんを迎える日は近い。われわれに残されている時間は、せいぜい15年程度だ。標準的なシリコンCMOSトランジスタの微細化は5nm前後までで、その後はほとんど進歩がみられなくなるだろう」と語った。
これまでにも数多くの専門家たちが、CMOS微細化の限界を予測してきた。しかし、大手半導体メーカーのベテラン幹部であり技術分野への造詣が深い人物が、こうした見解を示すのは、極めてまれなことだ。Samueli氏は、1991年に共同創設者としてBroadcomを設立する以前は、米国カリフォルニア大学ロサンゼルス校(UCLA)の電気工学部教授を務め、通信チップを専門分野としていた。
Samueli氏は、イベント会場でのパネルディスカッションを終えた後、EE Times誌のインタビューに応じ、「私にとって、CMOSトランジスタの微細化の終えんは、かねてから最大の関心事の1つだった。これについては、当社の顧客に対しても説明を重ねている」と述べた。
同氏は顧客に向けて、「20nm世代以降の最先端の半導体プロセスで製造するチップは、製造コストの増大により価格が上昇する」と説明してきたという。米国の市場調査会社であるGartnerが最近発表した試算によると、「工場の製造能力がウエハー換算で平均月産4万5000枚の場合、プロセスノードが1つ進むと製造コストが約5億米ドル増加する」という。配線のエッチングに、二重露光や三重露光といったマルチパターニングが必要になるからだ。
Samueli氏は、「チップを積層する3D(3次元)実装は一時的にチップの性能を上げることはできる。だが、コストは高くなる」と指摘する。Broadcomは、ハイエンドのスイッチチップに光インタフェースを3D実装したものを開発中だという。2015年以降に市場に投入する見込みだ。
Samueli氏の他に、同じくパネリストとして、スイッチメーカーであるBrocade Communications Systemsのチェアマンを務めるDave House氏も参加した。同氏は、Intelに23年間勤めた実績を持つエンジニアで、Samueli氏と同様に長く半導体業界に身を置いてきたベテランである。
House氏は、Broadcomの見解に対して、「今後10〜15年間の見通しを持つことは可能だ。しかし、それ以降に生じるであろうCMOS微細化の問題に対して、どう対処すべきかは分からない状態にある」と述べた。
House氏はIntel時代に、Intelの共同創設者でありムーアの法則の提唱者であるGordon Moore氏と定期的に交流していたという。
House氏は、「1970年代、『ムーアの法則があらゆる問題を解決してくれる』と考えていた私に、Moore氏は『10年後もこの法則が続くとは思わない』と言った。“10年後には微細化が終わる”というのは、Moore氏の口ぐせだった」と述べる。
「いつの時代も、十分な開発費と優秀なエンジニアがいた。“5nm”は確かに微細化の1つの壁かもしれないが、だからといって、微細化が5nmで本当に終わるのかどうかは分からない」(House氏)。
【翻訳:田中留美、編集:EE Times Japan】
Copyright © ITmedia, Inc. All Rights Reserved.