ニコンが展望する10nm以下のリソグラフィ技術(前編) : SEMICON West 2015リポート(2) (3/3 ページ)
半導体デバイスの量産過程では、オーバーレイ誤差が変動する。変動要因はスキャナーのレチクルとレンズである。露光によってレチクルとレンズが加熱され、変形する。加熱量は、露光量(ドーズ量)に比例する。
レチクルの透過率も、レチクルとレンズの加熱量を左右する。レチクルでは、レチクルの透過率を「η」とすると、「1マイナスη(1-η)」にも比例する。またレンズでは、加熱量が「η」に比例する。言い換えると、レチクルの加熱量とレンズの加熱量はトレードオフの関係にある。
この量産中における変形量は、計算によって補正できる。最初のロットで補正した量(変形量)などのデータを次のロットで利用することで、連続したロットでオーバーレイ誤差を低く抑えることも可能である。
ニコンでは計算による補正をさらに進化させた。ロットの途中で誤差を測定し、レンズを微妙に動かして補正をかける。この考え方の弱点は、補正の実行によってスループットが低下することだ。ニコンは通常が250枚/時間のスループットを有するスキャナーに対し、補正を実行しても240枚/時間のスループットを維持する技術を開発した。ニコンではこの技術を「高速マルチポイントPMI(Phase Measurement Interferometry)」と呼んでいる。
レチクルとレンズの変形によるオーバーレイ誤差を補正する (クリックで拡大)
(後編に続く)
→後編はコチラから ←
起業家精神で技術革新――中村修二氏も登壇
日本ケイデンス・デザイン・システムズは、顧客向け技術コンファレンス「CDNLive Japan 2015」を横浜で開催した。日本のユーザーら約900人が参加。基調講演セッションでは、米国本社CEOやノーベル物理学賞受賞者の中村修二氏らが講演を行った。
IBMが7nm試作チップを発表、Intelに迫る勢い
IBM Researchが、EUV(極端紫外線)リソグラフィとSiGe(シリコンゲルマニウム)チャネルを使用した7nmプロセス試作チップを発表した。IBM Researchはここ最近、最先端プロセスの研究開発成果の発表に力を入れていて、7nmプロセスの技術開発に自信を示してきたIntelに迫る勢いを見せている。
ARMから見た7nm CMOS時代のCPU設計(18)〜壁に突き当たるリソグラフィ技術
プロセスルールの微細化において最も困難な課題は、リソグラフィ技術にある。7nm世代の半導体を量産するためのリソグラフィ技術は、いまだに確定していない。現在のところ、解決策としては、従来のArF液浸リソグラフィ技術の改善か、EUV(極端紫外光)リソグラフィ技術の開発が挙げられている。
10nmプロセスの実現に光、EUVリソグラフィ技術に進展
最新のEUV(極端紫外線)リソグラフィ装置の予備試験で、40Wの光源を用いて1日当たりウエハー100枚を処理することに成功した。リソグラフィ技術は、EUVでも液浸でも課題は山積している。だが、今回の試験結果は、EUV技術では大きな進展だといえる。
Copyright © ITmedia, Inc. All Rights Reserved.