メディア

メモリ編：次世代大容量フラッシュと次世代高速DRAMに注目：徹底プレビュー「ISSCC2015の歩き方」（11）（3/3 ページ）

» 2015年01月19日 12時00分公開

[福田昭，EE Times Japan]

10Gビット/秒の超高速DRAMインタフェース

　半導体メモリのもう1つの主役であるDRAMでは、データ転送速度の高速化と低消費電力化が最近は著しい。市販されている最新世代の汎用DRAMインタフェースはDDR3、低消費DRAMインタフェースはLPDDR3である。次世代インタフェースには、それぞれDDR4とLPDDR4が控えている。ISSCC2015では、さらにその先の低消費DRAMインタフェースである、LPDDR5の研究成果が登場する。

ISSCCで発表されたDRAMのデータ転送速度とインタフェース規格の推移。2014年11月17日に開催された「ISSCC2015東京記者会見」の説明資料から引用した（クリックで拡大）

　DRAMインタフェースの研究成果が報告されるのは、セッション17である。韓国のKorea Universityと韓国のSK Hynixが共同で、ピン当たり10Gビット/秒と高速な低消費電力DRAMインタフェース（LPDDR5）向けトランシーバ技術を公表する（講演番号17.6）。韓国のSamsung Electronicsは、ピン当たり2.67Gビット/秒のDDR4 SDRAM向けDLL技術を報告する（講演番号7.7）。4枚のシリコンダイを積層してTSV技術で相互接続するスタック・モジュール向けである。

　この他、高性能プロセッサに向けたオンチップキャッシュ技術の講演がこのセッションでは相次ぐ。米国のIntelは、14nm FinFET CMOS技術によるオンチップキャッシュ用SRAM技術を発表する（講演番号17.1）。記憶容量は84Mビット。メモリセル面積は0.0500μm²と極めて小さい。動作周波数は1.5GHzである。米国のIBMは、14nm技術によるオンチップキャッシュ用DRAM技術を報告する（講演番号17.4）。ランダムアクセス時間は1.0nsと極めて短い。