ARMから見た7nm CMOS時代のCPU設計（13）〜高移動度FinFETの期待と現実：福田昭のデバイス通信（24）（2/2 ページ）

[福田昭，EE Times Japan]

ゲルマニウム・トランジスタではリーク電流が増大

　ゲルマニウム（Ge）FETが抱える問題は、他にもある。リーク電流がシリコン（Si）FETに比べると高いことだ。リーク電流の要因の一つであるバンド間トンネリングでは、ゲート電圧が低い領域ではSiよりもGeのリークが大きい。待機時消費電力の制約が厳しいモバイル用CPUでは、Ge FETのリーク電流は無視できない。

　トランジスタ間の特性ばらつき（オン電流のばらつき）は、Si FETと比べてGe FETが特に小さいわけではない。むしろ、ばらつきはSi FETよりもGe FETがやや大きい。この点も問題である。

左はトランジスタにおけるドレイン電流とゲート電圧の関係。左がSi FET、右がGe FET。バンド間トンネリングによるリーク電流を比較した。右はオン電流のばらつき。左がSi FET、右がGe FET（クリックで拡大） 出典：ARM

低ゲート電圧での解決策としてトンネルFETが浮上

　そこで代替策として、従来とは異なる原理でトランジスタ電流をオン・オフするFETの研究が進められている。従来のMOSFETでは、ゲート電圧によるポテンシャルの変化を利用してソースからチャンネルに対して少数キャリア（nチャンネルMOSでは電子）を注入していた。

　ポテンシャルの変化を利用したキャリア注入は、ゲート電圧が高いときは非常に上手く働く。しかしゲート電圧が低くなるとポテンシャルの変化がわずかになり、キャリアの注入が減る。すなわち、トランジスタ電流が低下する。

　この問題の解決策として浮上したのが、ポテンシャルではなく、トンネル効果を利用してキャリアを注入するトランジスタである。トンネルFET（TFET）と呼ばれている。トンネルFETでは、低いゲート電圧でもドレイン電流が急峻に立ち上がる。

　ゲート電圧が0Vから増加するときに、電流の立ち上がりの急峻さは「SS（Subthreshold Swing）」あるいは「S係数」と呼ぶ数値で示すことが多い。具体的には、電流が一桁増えるのに必要なゲート電圧の増加量（mV/dec）である。この値が低いほど、電流が急峻に立ち上がる。

　ARMの講演では、従来のMOSFETのSSが63mV/decであるのに対し、トンネルFETのSSは25mV/decと低い。例えば0.25V〜0.3Vのゲート電圧で比較すると、トンネルFETのドレイン電流（単位長当たり）は、従来のMOSFETの約100倍にも達する。

トランジスタの電流電圧特性（サブスレッショルド特性）（クリックで拡大） 出典：ARM

（次回に続く）