日本への投資を強化するTSMC、大阪にも研究開発拠点：2022年内にも開設（2/2 ページ）

[村尾麻悠子，EE Times Japan]

FinFETの種類を選べる「FINFLEX」アーキテクチャ

　N3は、2022年後半の量産開始に向け開発が進んでいる。派生プロセスである「N3E」は、性能の向上と、低消費電力および、製造プロセスの複雑さを低減したもので、モバイルとHPCの用途に向ける。具体的には、「N5」プロセスの最初のバージョンに比べ、同等電力において18％高速化し、同等スピードにおいて消費電力は34％低減できる。ロジック密度は最大1.6倍で、チップ密度は最大1.3倍を実現するとしている。N3Eの量産開始は2023年後半を見込んでいる。

　N3では、FinFETの種類を選べる「FINFLEX」アーキテクチャが導入される。性能重視の「3-2 FIN」、性能と電力効率のバランスを重視した「2-2 FIN」、超低消費電力の「2-1 FIN」の3種類のFinFETを用意していて、顧客は用途に合わせ、これらのFinFETベースの回路ブロックを組み合わせることができる。

「FINFLEX」のイメージ。前世代プロセスの「N5」では、FinFETの種類は選択できなかったが、N3／N3Eでは3種類から選べるようになっている［クリックで拡大］ 出所：TSMC

異なるFinFETベースの回路ブロックを組み合わせて、チップを構成しているイメージ［クリックで拡大］ 出所：TSMC

　その先に控えている「N2」プロセスでは、ナノシートを用いたGAA（Gate-All-Around）トランジスタ構造を導入する。N3Eに比べ、10〜15％の高速化と、25〜30％の省電力化、1.1倍以上のチップ密度を実現できるとする。先述した通り、2025年の量産開始を目指す。

左＝技術プラットフォームの推移とトランジスタ構造。N3は、FinFETプロセスを導入する最後の世代となる／右＝N2とN3Eの性能（スピード）と電力を比較した［クリックで拡大］

シート状の半導体材料にも期待

　ナノシート以降は、CFET（Complementary FET／相補型FET）の導入や、2次元構造のTMD（遷移金属ダイカルコゲナイド）、CNT（カーボンナノチューブ）の活用も含めて、さまざまなトランジスタ構造の可能性を探るとZhang氏は述べた。CFETは、n型FETとp型FETを上下に積層してCMOSを構成する構造。左右ではなく上下に重ねることで、従来よりも大幅な面積縮小と高速化を図れる技術として注目されている。TMDは、モリブデン（Mo）やタングステン（W）などの遷移金属原子と、硫黄（S）やセレン（Se）といったカルコゲン原子から構成されるシート状の材料で、次世代の半導体材料として以前から期待されている。

FinFET、ナノシート以降のトランジスタ構造の候補［クリックで拡大］