imecも全幅の信頼、Rapidusの「成功の定義」とは何か：湯之上隆のナノフォーカス（68）（7/7 ページ）

[湯之上隆（微細加工研究所），EE Times Japan]

先端ロジック半導体のロードマップとASMLとの提携

　半導体のロードマップとしては、かつて、ITRS（International Technology Roadmap for Semiconductors）があった。ところが、そのロードマップがシステムなどの動向を考慮しないと決められないようになったことから、2016年からはIRDS（International Roadmap for Devices and Systems）が公開されるようになった。

　しかし筆者は、あるときから国際学会でのimecの発表の方が、半導体の将来像を正しく示しているように思い始めた。そのimecは、今回のITFで、先端ロジック半導体のロードマップとして、図11を示している。

図11　imecによる先端ロジック半導体のロードマップ［クリックで拡大］ 出所：“Imec introduction slides ITF Japan 2023”より抜粋

　現在、TSMCとSamsungが3nmの量産を行っている。そして、imecのロードマップによれば、2024年にGAA（Gate All Around）構造のN2が量産されることになっているが、ちょっとこれは早すぎで、恐らく2025〜2026年にずれ込むと踏んでいる。

　このように、実際の量産とは時期がずれる可能性があるが、トランジスタの構造や微細配線のピッチなどは、imecのロードマップが半導体業界の道しるべになっていると思う。

　そして、imecはオランダのASMLと提携して、先端リソグラフィ技術の開発を行っている。今回のITF Japanの第2部では、imecのSVP（Senior Vice President）でAdvanced Patterningを担当しているSteven Scheer氏が、EUV露光装置の次世代機、High NAのプロトタイプ1号機の評価が2024年前半に始まることを発表した（図12）。

図12　先端リソグラフィ技術における、ASMLとimecの戦略的提携［クリックで拡大］ 出所：“Imec introduction slides ITF Japan 2023”より抜粋

　これまでASMLは、2023年後半にHigh NAの評価を始めるとアナウンスしていたので、プロトタイプ1号機の製造などが若干遅延しているのかもしれない。

⇒連載「湯之上隆のナノフォーカス」バックナンバー

⇒次の記事を読む

筆者プロフィール

湯之上隆（ゆのがみ たかし）微細加工研究所 所長

1961年生まれ。静岡県出身。京都大学大学院（原子核工学専攻）を修了後、日立製作所入社。以降16年に渡り、中央研究所、半導体事業部、エルピーダメモリ（出向）、半導体先端テクノロジーズ（出向）にて半導体の微細加工技術開発に従事。2000年に京都大学より工学博士取得。現在、微細加工研究所の所長として、半導体・電機産業関係企業のコンサルタントおよびジャーナリストの仕事に従事。著書に『日本「半導体」敗戦』（光文社）、『「電機・半導体」大崩壊の教訓』（日本文芸社）、『日本型モノづくりの敗北　零戦・半導体・テレビ』（文春新書）。2023年4月には『半導体有事』（文春新書）を上梓。