ARMから見た7nm CMOS時代のCPU設計（4）：福田昭のデバイス通信（15）（2/2 ページ）

[福田昭，EE Times Japan]

CPU設計の主役はスタンダードセル

　FPGAのシリコンダイ面積が小さくなったとは言っても、不要な論理セルをゼロにすることはできない。シリコン面積の小ささでは、スタンダードセル方式にはとてもかなわない。このため、CPU設計の主流は現在でも、スタンダードセル方式である。当然ながら、ARMのCPUコア設計も、スタンダードセル方式を採用している。

　ARMの設計技術者は講演で、代表的な論理ゲートをスタンダードセル方式で具体化したレイアウトのスライドを示した。1つは、CMOSインバータである。スライドでは、左にインバータの論理記号（NOT）、中央にトランジスタ回路、右にシリコンのレイアウトを示した。トランジスタ回路は上から電源配線、pチャンネルMOSトランジスタ、入力端子と出力端子、nチャンネルMOSトランジスタ、そして最下部の接地配線となっている。これを右のレイアウトと比べると、上から下までの関係が、非常に良く似ていることが分かる。レイアウトでも上端に電源配線があり、その下にpMOSトランジスタがあり、中央部に入力端子と出力端子、その下にnチャンネルMOSトランジスタ、下端が接地配線となっている。

CMOSインバータの回路図とレイアウト図（クリックで拡大）出典：ARM

　もう1つのスライドは、2入力NANDゲートである。左にトランジスタ回路、右にシリコンのレイアウトを示していた。この場合も、トランジスタ回路とレイアウトがよく似ていることが分かる。上端に電源配線があり、中央の入力端子と出力端子を挟んで上部が2個のpMOSトランジスタ、下部が2個のnMOSトランジスタという配置になっている。下端は接地配線である。

2入力NANDゲートの回路図とレイアウト図（クリックで拡大）出典：ARM

（次回に続く）