メディア
連載
» 2015年04月17日 08時00分 公開

ARMから見た7nm CMOS時代のCPU設計(9)〜CPUの性能向上に不可欠な設計の「手戻り」福田昭のデバイス通信(20)(2/2 ページ)

[福田昭,EE Times Japan]
前のページへ 1|2       

ゲートピッチは短ければよいとは限らない

 設計の修正作業を繰り返すことによるフロアプランの変化を見ていくと、動作周波数の増大に伴ってシリコン面積が増大していることが分かる。動作周波数が高いフロアプランは、シリコン面積が明らかに大きい。一般的には、シリコン面積が大きくなると配線長が伸び、負荷容量が増加するので動作周波数はあまり伸びないとされている。しかし実際にはしばしば、シリコン面積が大きい方が動作周波数が高いことがある。

 さらに興味深いのは、基本単位であるゲートピッチの扱いだ。ゲートピッチは短ければよいとは限らない。ゲートピッチを長めに確保した方が、CPUの動作周波数は高くなり、しかもシリコン面積が小さくなることがある。

photo ゲートピッチと動作周波数、シリコン面積の関係(クリックで拡大) 出典:ARM

キャリア移動度の向上で性能を高める

 動作周波数の向上には、トランジスタのキャリア移動度の向上も大きく影響する。ひずみシリコン技術といったトランジスタのキャリア移動度を上げる手法が最先端のトランジスタには組み込まれている。

 キャリア移動度の変化とイタレーションによって同じ動作周波数でも、消費電力を大幅に下げることができる。例えばキャリア移動度が標準値よりも30%高いときに動作周波数は1.2倍に向上するものの、消費電力も4%ほど増加する。これをイタレーションにより、増分をゼロにする。移動度を60%を上げることで動作周波数を1.4倍強に高め、消費電力を10%ほど下げられることを、講演では見せていた。

photo キャリア移動度の向上と動作周波数(相対値)、消費電力(相対値)。10nm技術で設計したCortex-M3コアの例(クリックで拡大) 出典:ARM

次回に続く

前のページへ 1|2       

Copyright © ITmedia, Inc. All Rights Reserved.

RSSフィード

公式SNS

All material on this site Copyright © ITmedia, Inc. All Rights Reserved.
This site contains articles under license from AspenCore LLC.