論文数および参加者数が異常に多いVLSI2023にリアル参加した。2019年以来、4年ぶりの対面での国際学会となったが、ほぼ1週間、集中して発表を聞くことができた。オンデマンドでは、なかなか集中的に視聴することができないので、1週間缶詰方式のVLSI2023は効率的だったと感じた。
発表内容としては、先端ロジック半導体について、世間の注目を集めているGAA方式のトランジスタより、裏面電源供給ネットワーク(BSPDN)が早期にブレークすることが予感された。
先端DRAMでは、Samsungが14nm(1a)世代に5層、EUVを適用することを発表し、今後、DRAMにもEUVの適用層数が広がっていくことが実感された。ただし、N+4世代(9nm?)付近で2次元の微細化が限界に達する可能性がある。そのため、メモリセルを縦方向にStackする3D DRAMが登場するかもしれない。
先端の3D NANDでは、ウエハーを−60℃以下の極低温による高アスペクト比(HAR)エッチングが実用化されていくと思われる。さらに、TELがHF/PF3という新しい絶縁膜エッチングのガス系を発見し、極低温(−60℃)と組み合わせることにより、より高精度で生産性の高い、3D NANDのメモリホール用のHARエッチングを開発した。このTELの技術によって、3D NANDの多層化はさらに進むだろう。
最後に、最先端露光装置EUVについて一言付け加えたい。計画では、ことし2023年後半から、ASML内のLabで、レンズの開口数が現行の0.33から0.55へ大きくなる、いわゆるHigh NAの開発が始まる。ところが、今回のVLSI2023でASMLは、レンズの開口数が0.75のHyper NAの構想があることを発表した(図14)。
今回のVLSI2023で、ロジック半導体、DRAM、NANDのどの半導体も、新構造や新プロセスなどが開発されつつあることが分かった。これらの新技術と、EUV、High NA、そしてHyper NAが、相乗効果をもたらして行くと考えられる。半導体の進化は、今後もとどまることはないだろう。
『投稿論文が激増した「VLSIシンポジウム2023」、シンガポール国立大が台頭』で、VLSI2023における、TechnologyとCircuitsを合計した機関別採択論文数のランキングのグラフを示した。ところがその後、Circuitsの機関別採択論文数に誤りがあることが明らかになった。TSMCがCircuitsに4件採択されているにも関わらず、それが反映されていなかった(尚、TSMC関係者からCircuitsは5件と聞いたが、1件は招待講演だったため、TSMCのCircuitsは4件とした)。
そこで、修正した「TechnologyとCircuitsを合計した機関別採択論文数のランキング」を図15に示す。第1位はシンガポール国立大学(16件)、2位はSamsung(15件)、3位は韓国KAIST(13件)、4位は欧州imec(11件)、5位はTSMC(9件)、6位は韓国の浦項工科大学校(7件)、7位が米Intel(6件)、8位が台湾国立大学、ソニー、米ミシガン大学(5件)となっている。
ここに修正したグラフを掲載するとともに、TSMC関係者にはお詫び申し上げます。
2023年8月21日(月)にサイエンス&テクノロジー主催で『ChatGPT(AI半導体)が巻き起こす半導体のビッグウエーブへの羅針盤』と題するセミナーを行います。
詳細はこちらをご参照ください。
1961年生まれ。静岡県出身。京都大学大学院(原子核工学専攻)を修了後、日立製作所入社。以降16年に渡り、中央研究所、半導体事業部、エルピーダメモリ(出向)、半導体先端テクノロジーズ(出向)にて半導体の微細加工技術開発に従事。2000年に京都大学より工学博士取得。現在、微細加工研究所の所長として、半導体・電機産業関係企業のコンサルタントおよびジャーナリストの仕事に従事。著書に『日本「半導体」敗戦』(光文社)、『「電機・半導体」大崩壊の教訓』(日本文芸社)、『日本型モノづくりの敗北 零戦・半導体・テレビ』(文春新書)。2023年4月には『半導体有事』(文春新書)を上梓。
Copyright © ITmedia, Inc. All Rights Reserved.