富士電機は2026年5月26日、炭化ケイ素(SiC)パワー半導体の小型化/低損失化を実現する立体配線構造を開発したと発表した。従来比で製品体積を約5割削減できたほか、モジュール内部回路配線のインダクタンスを約7割、スイッチング損失を約5割低減したという。
記事ランキング
RSSフィード
EE Times Japanについて
会員メニュー
公式SNS
EE Times 海外ネットワーク
海外提携サイト
All material on this site Copyright © ITmedia, Inc. All Rights Reserved. This site contains articles under license from AspenCore LLC.
ITmediaはアイティメディア株式会社の登録商標です。
メディア一覧 | 公式SNS | 広告案内 | お問い合わせ | プライバシーポリシー | RSS | 運営会社 | 採用情報 | 推奨環境