TSMCの20nmプロセスは1種類、微細すぎて製品間の差をつけられず：ビジネスニュース 企業動向

28nmプロセスノードでは、高性能、低消費電力など4種類のプロセスを提供しているTSMCだが、20nmプロセスでは、1種類のみの提供になるという。線幅が小さすぎるために、複数の種類のプロセス（製品）を用意しても、性能面での差がほとんど出ないことが分かったからだとしている。

[Dylan McGrath，EE Times]

　TSMCのエグゼクティブバイスプレジデント兼共同最高執行責任者（COO）であるShang-Yi Chiang氏は、2012年4月17日に米国カリフォルニア州サンノゼで開催された、毎年恒例の技術シンポジウム「TSMC 2012 Technology Symposium」の中で、同社が20nmプロセスノードで提供するプロセスは1種類のみになることを明らかにした。これまでTSMCは、1つのプロセスノードにつき複数のプロセスを提供してきた。

　当初TSMCは、20nmプロセスにおいて、高性能と低消費電力の2種類のプロセスを提供する計画だったとしている。どちらも、高誘電率膜/金属ゲート（HKMG：High-k/Metal Gate）を導入するとみられていた。

　だが、開発をある程度進めた時点で、TSMCは「これら2種類のプロセスは、性能面において顕著な差がない」という結論に至ったという。Chiang氏は、「20nmの線幅は極めて微細で、物理的限界に近いため、ゲート長やその他の要件など、製品間で明確な差をつけられるだけの余裕がない」と説明している。

　TSMCは、28nmプロセスでは、高性能版、低消費電力版、HKMGを採用した低消費電力版、モバイル機器向けの高性能版という4種類のプロセスを提供していた。

　またTSMCは、14nmプロセスについて、「採算が取れるリソグラフィ技術が間に合わない場合は、14nmプロセスの前に18nmあるいは16nmプロセスを提供する可能性がある」ということも明らかにした。

　半導体業界が待ち望んでいるのは、導入が幾度も延期されている極端紫外線（EUV：Extreme UltraViolet）リソグラフィ技術だ。現時点では、十分なスループットで量産できるほど安定して電力を供給する電源が開発されていないという。リソグラフィ装置を手掛けるASMLは、複数の電源メーカーとの協力の下、十分なスループットを備えたリソグラフィ装置の開発に2012年後半から取り掛かるという。2013〜2014年には、チップの量産を開始することを目指す。

　しかし、ASMLの最新のEUV装置が、TSMCや他のチップメーカーが発表している挑戦的な開発ロードマップに間に合うように登場するかどうかについては、懐疑的な見方が多い。Chiang氏は、「ArF（193nm）液浸リソグラフィ技術は、14nmプロセスでも使用可能かもしれないというレベルまで進歩している。ただし、多くの層で二重露光、層によっては三重露光が必要になるため、量産にはコストがかかりすぎる」と述べた。

　Chiang氏は、TSMCが現在、18nmまたは16nmプロセスを提供するかどうか、「極めて慎重に検討中である」と述べた。「18nmあるいは16nmプロセスで生産することを選択すれば、今後10年間にわたり、そのプロセスで製造し続けなければならないだろう」（同氏）。

　TSMCは、HKMG技術を用いた20nmプロセスでの生産を2013年に開始できると見込んでいる。その後2015年には、FinFET 3Dトランジスタを導入した上で、14nmプロセスでの生産を開始したいとしている。

【翻訳：青山麻由子、編集：EE Times Japan】

原文へのリンク