メディア

BroadcomがARMベースの64ビットSoC投入へ、MIPSからシフト：プロセッサ/マイコン（2/2 ページ）

» 2013年10月22日 07時00分公開

[Rick Merritt，EE Times]

FreescaleもARMベースの通信向けプロセッサを発表

　Freescaleも、2012年中旬に発表したアーキテクチャ「Layerscape」を採用した、同社初となるARMベースの通信向けプロセッサを発表する予定だ。これまで、Freescaleは、ハイエンド通信プロセッサ向けにはPowerPCコアを独自に設計していた。

　Gwennap氏は、「ただし、Freescaleは、2012年の通信プロセッサ市場のシェアランキングで、シェアを2ポイント落としている。その原因は、無線基地局の売上高の低迷にあった。一方、BroadcomはNetLogic Microsystemsの買収の結果、高い伸びを記録した。Intelも、2012年は順調な成長を遂げている」と解説している。同氏はまた、「通信プロセッサでは、Caviumは後れを取っている。同社の通信プロセッサ『Octeon II』は、市場投入が遅かった」と追加した。

IPコアベンダーの動き

　Andes TechnologyとARM、ASOCS、Cadence Design Systems、CEVA、Imagination Technologies、Synopsysの7つのIPコアベンダーは、「Linley Processor Conference」（2013年10月16～17日、米カリフォルニア州）で、新しい通信コアや既存コアの拡張を発表した。

　CEVAは、第4世代「Ceva-XC」コアを発表した。従来および次世代のLTEシステムに向ける。同社は、「第4世代Ceva-XCは、無線インフラ向けの初の浮動小数点DSPだ」と主張している。最大40GFLOPS（ギガフロップス）/Wのエネルギ効率を実現し、消費電力は100mWと少ない。2×2 MIMOを採用したLTE向けピコセルに対応するという。

　台湾に拠点を置くAndes Technologyは、「N1337」コアを投入している。40LP（Low Power）プロセスを適用し、1GHzを上回る高い周波数で動作する。消費電力は79mW/MHzで、1.88DMIPS/MHz、2.41Coremark/MHzの性能を実現する。

　Andesはこれとは別に、9000個の追加ゲートを搭載するフラッシュベースのマイコンで、消費電力の低減と性能の向上を図る繰り返しコードシーケンスの処理技術「FlashFetch」技術を発表した。ホストCPUの処理速度の1/4で動作するフラッシュメモリの場合、フラッシュメモリの消費電力を半分に減らして、性能を54～120％向上できるという。

　ARMはLinley Processor Conferenceで、「Corelink」インターコネクトの拡張版を発表した。ARMベースのマルチコアSoCの製造に向ける。Gwennap氏は、Linley Processor Conferenceの基調講演で、「メモリのバンド幅とピン配列は依然として、通信SoCの主要なボトルネックになっている」と述べた。

　Gwennap氏は、EE Timesのメール取材の中で、「最大の帯域幅が必要な場合、われわれはスタッキングによって対処しようと考える。従来のDDR設計をやめて、新しい高速インタフェースと組み合わせる場合は特にそうだ。しかし、価格の面から、コモディティメモリが引き続き圧倒的なシェアを占めることになるだろう」と述べている。