メディア
連載
» 2015年03月24日 09時00分 公開

ARMから見た7nm CMOS時代のCPU設計(3)福田昭のデバイス通信(14)(2/2 ページ)

[福田昭,EE Times Japan]
前のページへ 1|2       

論理合成、配置、配線が重要

 これらの一連の工程の中で、最も重要なのは論理合成(シンセシス)と配置(プレイスメント)、配線(ルーティング)である。これらの設計品質が、「シリコンダイの良しあし」を大きく左右するからだ。「シリコンダイの良しあし」とは、動作性能(動作周波数や消費電力など)や製造余裕(製造ばらつきに対する強さ)、シリコンダイ面積などを指す。

 論理合成と配置、配線の工程では、設計の結果が要求仕様を満たせないことがある。その場合、工程はやり直し(イタレーション)になる。要求仕様の水準がきわめて高いときには、設計のやり直しを繰り返すことが珍しくない。設計の各工程におけるやり直しは、製造のやり直しよりも、はるかに低いコストで済むからだ。

photo CPU設計(RTLからシリコンまでの工程)で重要なのは、論理合成(シンセシス)と配置(プレイスメント)、配線(ルーティング)である。なお設計のコストを左右するのは、シリコン面積よりも、配線の層数やしきい電圧のオプション数などの制約条件になりがちである(クリックで拡大) 出典:ARM

次回に続く

前のページへ 1|2       

Copyright © ITmedia, Inc. All Rights Reserved.

RSSフィード

公式SNS

All material on this site Copyright © ITmedia, Inc. All Rights Reserved.
This site contains articles under license from AspenCore LLC.