GLOBALFOUNDRIES、2014年にもFD-SOIプロセスで量産を開始：プロセス技術

GLOBALFOUNDRIESが、FD-SOIプロセスによるチップの量産開始時期を明らかにした。2013年第1四半期中に同プロセス用のPDKの供給を始め、2014年上半期には大量生産を開始する予定だという。

[Peter Clarke，EE Times]

　GLOBALFOUNDRIESが、完全空乏型SOI（FD-SOI：Fully Depleted Silicon on Insulator）プロセスによるチップの量産開始時期を明らかにした。同社はFD-SOIプロセスを主流の技術として普及させていきたいと考えており、過去に、同プロセスによる製造パートナーとしてSTMicroelectronicsと提携し、覚書（MOU）を交わしている。

　GLOBALFOUNDRIESでワールドワイドマーケティング＆セールス担当エグゼクティブバイスプレジデントを務めるMike Noonen氏は、2013年2月5日に米国カリフォルニア州サンタクララで開催された「Common Platform Technology Forum」で登壇し、「2013年第1四半期中に、FD-SOIプロセス用のPDK（Process Design Kit）を提供できるだろう。2013年第4四半期には、当社ウエハー工場で初のリスク生産を行い、2014年上半期には大量生産を開始する予定だ」と述べた。Common Platformは、IBM、Samsung Electronics、GLOBALFOUNDRIESが主導的な役割を担い、さまざまな半導体メーカーの参加を得ているアライアンスである。同アライアンスは、製造プロセスの開発における情報の共有を目的として設立された。

　FD-SOIは、SOIウエハーの表面にある極めて薄いシリコン層に、プレーナ型のCMOSを構成する技術である。低電圧動作が可能になるというメリットがあるが、これまでのところ、特殊な専用プロセスとしての位置付けにあり、ファウンドリが主流の技術として採用できるものではなかった。

　Noonen氏は、バルクCMOSからFD-SOIへの移行が容易であることを強調し、そのメリットについて説明した。同氏によれば、「28nmプロセスでは、フロントエンド工程の製造ラインのうち、約80％はLP（Low Power）/SLP（Super Low Power）プロセスと同じで構わない。また、バックエンド工程の製造ラインは、LP/SLPプロセスとほぼ同じでよい。バルクCMOSのIP（Intellectual Property）を再利用できるからだ」という。その上で、「バックバイアスを利用できるため、FD-SOIプロセスで製造したチップでは動作速度を高められる」と付け加えた。さらに同氏は、「プレーナ型プロセスはシンプルな技術なので、ウエハーの追加コストを相殺できる。ウエハーのサプライヤとしては、フランスのSoitecや米国のMEMC、信越化学工業をはじめ、さまざまなメーカーが存在する」と語った。

　この他、GLOBALFOUNDRIESの28nmバルクプロセスと28nm FD-SOIプロセスが、両方ともゲートファースト方式を採用しているという点も、相性が良い理由の1つだ。ただし、バルクプロセスとFD-SOIにおいて、ゲートファースト方式とゲートラスト方式のどちらを採用すべきかについては、現在も議論が交わされている。

【翻訳：田中留美、編集：EE Times Japan】

原文へのリンク