第36回 「相対ばらつき」も考慮してBand Gap Referenceを設計：Analog ABC（アナログ技術基礎講座）（2/2 ページ）

[美齊津摂夫，ディー・クルー・テクノロジーズ]

バイアス電流でオフセット電圧の悪影響を防ぐ

　それではオフセット電圧（Voff）の悪影響をどのように防ぐのでしょうか。図4のC領域の位置に注目してください。前述のとおり差電圧（Va−Vb）がマイナスとなり、BGR回路の基準部に電流が流れなくなると危険ということなのです。

　そうなると、最も簡単な対策は、BGR回路の基準部に電流が必ず流れるようにすることです。このための最も手軽な方法は、図5のようにバイアス電流用抵抗（Rbias）を追加することです。ただ、この方法が使えるのはオペアンプの出力段がp型MOSFETだけで構成されていて、電流が吐き出しの状態だけになることが条件になります。前回の図4に示した通り、今回使ったオペアンプは出力段（前回の図4のX2）がp型MOSFETになっています。

図5　 相対ばらつきに対する改善を加えたBGR回路　相対ばらつきに起因したオフセット電圧の悪影響をバイアス電流で防ぎます。

　上の図4を見ると、0.1mAも流せば十分にオフセット電圧を相殺できることが分かります。従って、V_BGRが0Vでも0.1mA以上を流すためには、Rbiasの値を電源電圧3.3V/0.1mA＝33kΩ以下にすれば良いことが分かります。図6が改善を加えたBGR回路の起動特性です。バイアス電流用抵抗を挿入する方法は最も簡単なのですが、電源電圧（V_DD）に載った雑音成分の影響を受けやすくなるといった欠点があります。実際のBGR回路ではさらに工夫をしていて、抵抗の代わりにスイッチを使い、BGR回路が正しく起動できるとスイッチを切断し、余計な特性劣化を防いでいます。

図6　改善を加えたBGR回路の起動特性　オフセット電圧が増えたときでも、正常に起動できていることが分かります。

　これまで、「Analog ABC（アナログ技術基礎講座）」と題した本連載では、アナログ回路の基礎をさまざまな切り口で解説してきました。3年に及ぶ連載も今回でいったん区切りを付けたいと思います。アナログの世界は奥深く、紹介できていないことがまだ残っています。またいずれ再開できればと考えています。次回が最終回になります。

Profile

美齊津摂夫（みさいず せつお）

1986年に大手の通信系ハードウエア開発会社に入社し、光通信向けモジュールの開発に携わる。2004年に、ディー・クルー・テクノロジーズに入社。現在は、同社の常務取締役CTO（最高技術責任者）兼プラットフォーム開発統括部長を務めている。「大学では電気工学科に所属していたのですが、学生のときにはアナログ回路の勉強を避けていました。ですから、トランジスタや電界効果トランジスタ（FET）を使ったアナログ回路の世界には、社会人になってから出会ったといっていいと思います。なぜかアナログ回路の魅力に取りつかれ、23年目になりました」。